記憶回路

国立研究開発法人科学技術振興機構

この技術でできること

SRAMに“不揮発”を重ねる。

相談したいこと

技術の特徴

本特許は、小型化およびトランジスタ数削減を目的とした記憶回路に関する技術である（1頁要約参照）。本記憶回路は、第1〜第4FETを備える双安定回路と、第1および第2記憶ノードに接続された第1および第2スイッチ、さらに各スイッチに接続され制御線に接続される第1および第2不揮発性記憶素子を備える構成である。制御回路は、双安定回路のライト動作およびリード動作時にはスイッチをオフし、ストア動作およびリストア動作時にはスイッチをオンする（図6参照）。これにより、双安定回路のデータを不揮発性記憶素子に保存し、必要に応じて復元できる。SRAM構造に不揮発機能を組み合わせることで、回路規模を抑えつつ高機能化を図るメモリ技術である。

AIによる特許活用案

おすすめ業界 双安定回路SRAMメモリアーキテクチャ

低消費電力マイコン向け組込みメモリ

電源遮断時にもデータ保持可能な小型メモリとして活用する。

続きの活用案は会員限定です

無料登録またはログイン後に、公開範囲に応じて確認できます。

参考情報

活用条件

サブスクリプション・未選択
権利譲渡・未選択
ライセンス契約・未選択

商品化・サービス化: ASK
実証実験: ASK
サンプル・プロトタイプ: ASK

掲載者による選択状態を表示しています。未選択や ASK は、利用不可を意味するものではありません。

権利概要

出願番号: 特願2024-008592
発明の名称: 記憶回路
出願人／権利者: 国立研究開発法人科学技術振興機構
公開番号: 特開2024-032850
登録番号: 特許第7639247号

登録情報の修正申請