三次元的に積み重ねた効率的な半導体演算装置

国立研究開発法人産業技術総合研究所

茨城県つくば市梅園１－１－１　つくば中央第１（産総研内）

この技術でできること

複数の素子層を有し、これらの素子層の間に配線領域を形成する半導体演算装置です。

相談したいこと

技術の特徴

この特許技術は、半導体微細加工技術を活用して、単一チップに集積可能な演算器の数を増加させることを目指しています。半導体演算装置における演算器の数は、半導体微細加工技術の進展に貢献し、半導体演算装置の演算性能の向上に欠かせません。本発明は、複数の素子層を有し、これらの素子層の間に配線領域を形成することで、演算器の数を増加させることが可能となります。また、この配線領域は、ロジックセルの電源用配線領域に隣接して平行に形成されています。これにより、効率的な演算を実現することができます。

AIによる特許活用案

おすすめ業界 半導体産業IT産業ディープラーニング

高性能コンピュータの開発

この特許を活用して、高性能なコンピュータを開発することができます。特に、ディープラーニングや大量の計算が必要なタスクに最適です。

続きの活用案は会員限定です

無料登録またはログイン後に、公開範囲に応じて確認できます。

参考情報

活用条件

サブスクリプション・未選択
権利譲渡・未選択
ライセンス契約・未選択

商品化・サービス化: ASK
実証実験: ASK
サンプル・プロトタイプ: ASK

掲載者による選択状態を表示しています。未選択や ASK は、利用不可を意味するものではありません。

権利概要

出願番号: 特願2018-520820
発明の名称: 半導体演算装置
出願人／権利者: 国立研究開発法人産業技術総合研究所
住所: 茨城県つくば市梅園１－１－１　つくば中央第１（産総研内）
公開番号: WO2017/208901
登録番号: 特許第6839395号

登録情報の修正申請